发帖子
发文章
|
开发者社区
话题
技术文章
成就云
发表
登录
HDLBits:在线学习 Verilog (十 · Problem 45 - 49)
解析:如上图所示, 一个异或门,一个同或门,我声明一个wire型的temp来存放同或门的输出。
成就云
发布于 2024-08-09 20:25:42
assign
logic
verilog
xor
没有更多内容~